工控(kong)電(dian)(dian)(dian)路(lu)板(ban)是指(zhi)工業控(kong)制(zhi)所(suo)專用(yong)的(de)(de)或通(tong)用(yong)的(de)(de)電(dian)(dian)(dian)路(lu)板(ban)，一(yi)般的(de)(de)工控(kong)電(dian)(dian)(dian)路(lu)板(ban)底(di)層的(de)(de)電(dian)(dian)(dian)路(lu)都是做好了(le)的(de)(de)，預留(liu)有IO，買了(le)工控(kong)電(dian)(dian)(dian)路(lu)板(ban)后，在電(dian)(dian)(dian)路(lu)板(ban)上預留(liu)的(de)(de)輸(shu)(shu)入輸(shu)(shu)出(chu)口接上用(yong)戶自己(ji)的(de)(de)器件，比如電(dian)(dian)(dian)機，電(dian)(dian)(dian)磁(ci)閥，傳(chuan)感器從而完(wan)成(cheng)自己(ji)想要完(wan)成(cheng)的(de)(de)功能 。

工控電路板的工作原理如下：

在電(dian)路(lu)板下面(mian)(mian)，是錯落有致的電(dian)路(lu)布線;在上面(mian)(mian)，則(ze)為棱角分明的各個(ge)核心部件：插槽(cao)、芯片(pian)、電(dian)阻、電(dian)容(rong)等(deng)。

當主(zhu)(zhu)機加(jia)電(dian)時，電(dian)流會(hui)在(zai)瞬(shun)間通過CPU、南北(bei)橋芯片、內存插槽、AGP插槽、PCI插槽、IDE接口以及(ji)主(zhu)(zhu)板(ban)邊緣的(de)串口、并(bing)口、PS/2接口等。隨后，主(zhu)(zhu)板(ban)會(hui)根據(ju)BIOS(基本輸入(ru)輸出(chu)系(xi)統(tong))來識(shi)別硬件，并(bing)進(jin)入(ru)操作系(xi)統(tong)發揮出(chu)支撐(cheng)系(xi)統(tong)平臺工作的(de)功(gong)能。

工控主板的(de)特(te)點(dian)：將不同(tong)電壓的(de)用電器連接在一起(qi)，并提供相應的(de)電源;將不同(tong)功能的(de)用電器連接在一起(qi)，使它們相互傳(chuan)遞(di)信息(xi);接收外(wai)來數(shu)據，并給(gei)其它設備(bei)處(chu)理;將內部設備(bei)處(chu)理的(de)數(shu)據集中，并傳(chuan)遞(di)給(gei)外(wai)界;平(ping)衡電腦中的(de)數(shu)據、能源、速(su)度(du)、溫(wen)度(du)、電流等。

然而在工控電路板設計過程中，有幾個常見的誤區：

誤(wu)區一：這板子的PCB設計要求不高，就用(yong)細一點的線，自動(dong)布吧

解(jie)讀(du)：自動布線(xian)必然(ran)要占用(yong)更大的PCB面積，同時產生比手動布線(xian)多(duo)好多(duo)倍的過孔，在批量(liang)很大的產品中，PCB廠家降(jiang)價所考(kao)慮的因素除了(le)商(shang)務因素外，就是線(xian)寬和過孔數(shu)(shu)量(liang)，它們分(fen)別影響到PCB的成(cheng)品率(lv)和鉆頭的消耗數(shu)(shu)量(liang)，節約(yue)了(le)供應商(shang)的成(cheng)本(ben)，也就給降(jiang)價找到了(le)理由。

誤區二：這些總(zong)線信號都用電(dian)阻(zu)拉一(yi)下，感覺放(fang)心些。

解讀：電路設計的(de)14個誤區解讀：信號需要上下拉的(de)原因很(hen)多(duo)，但也(ye)不是個(ge)(ge)個(ge)(ge)都(dou)要拉(la)(la)。上下(xia)拉(la)(la)電(dian)阻拉(la)(la)一個(ge)(ge)單純(chun)的(de)(de)輸入信號(hao)(hao)，電(dian)流(liu)也(ye)就(jiu)幾十微安以下(xia)，但拉(la)(la)一個(ge)(ge)被驅動了(le)的(de)(de)信號(hao)(hao)，其電(dian)流(liu)將達毫安級，現(xian)在的(de)(de)系統常常是地址數據各32位，可(ke)能還有244/245隔離(li)后的(de)(de)總線及其它信號(hao)(hao)，都(dou)上拉(la)(la)的(de)(de)話(hua)，幾瓦(wa)的(de)(de)功耗(hao)就(jiu)耗(hao)在這(zhe)些電(dian)阻上了(le)。

誤區三：CPU和FPGA的這些(xie)不用(yong)的I/O口怎(zen)么(me)處理呢(ni)?先讓它空(kong)著吧，以后再說(shuo)。

解讀：不用的(de)I/O口如果懸空的(de)話，受外(wai)界(jie)的(de)一點點干(gan)擾就(jiu)可能成為反復振蕩的(de)輸(shu)入(ru)信號(hao)了，而MOS器件的(de)功耗(hao)基本取決(jue)于門電(dian)路的(de)翻轉次數。如果把它上拉的(de)話，每個引腳也(ye)會有微安級的(de)電(dian)流，所以最好的(de)辦法是設成輸(shu)出(當(dang)然外(wai)面不能接其(qi)它有驅動的(de)信號(hao))

現象四：這(zhe)款(kuan)FPGA還剩這(zhe)么多門(men)用(yong)不(bu)完，可盡情發(fa)揮吧

解讀：FGPA的(de)功(gong)耗與被(bei)使用的(de)觸(chu)發器(qi)數量(liang)及其翻轉次數成正比，所(suo)以同一型號(hao)的(de)FPGA在不(bu)同電路不(bu)同時刻的(de)功(gong)耗可能相差100倍。盡量(liang)減少高速翻轉的(de)觸(chu)發器(qi)數量(liang)是降(jiang)低FPGA功(gong)耗的(de)根本方(fang)法。

誤區五：這些小芯片的功耗都很低，不用(yong)考慮(lv)

解讀(du)：對于內部不(bu)太復雜的(de)(de)芯片功耗是很難確定(ding)的(de)(de)，它主要由引腳上(shang)的(de)(de)電流確定(ding)，一個ABT16244，沒(mei)有(you)負載的(de)(de)話耗電大概不(bu)到1毫(hao)安，但它的(de)(de)指標是每個腳可驅動60毫(hao)安的(de)(de)負載(如匹配幾十歐姆的(de)(de)電阻)，即滿負荷的(de)(de)功耗最(zui)大可達60*16=960mA，當然只(zhi)是電源電流這么大，熱量都落到負載身(shen)上(shang)了。

誤(wu)區六：存儲器有(you)這(zhe)么(me)多控制信(xin)號，我這(zhe)塊板(ban)子(zi)只(zhi)需(xu)要(yao)用OE和WE信(xin)號就可以了(le)，片選就接地吧，這(zhe)樣讀操作(zuo)時數(shu)據出來(lai)得快多了(le)。

解讀：大部(bu)分存(cun)儲(chu)器的功(gong)耗在(zai)片選(xuan)有效時(不論(lun)OE和WE如(ru)何)將比片選(xuan)無(wu)效時大100倍以(yi)上，所以(yi)應盡可能使用CS來控(kong)制芯(xin)片，并(bing)且在(zai)滿足其它要求的情況下(xia)盡可能縮(suo)短片選(xuan)脈沖(chong)的寬度(du)。

解(jie)讀：硬件只是搭個(ge)舞(wu)臺，唱(chang)戲的(de)卻是軟件，總線上幾乎每(mei)一個(ge)芯片的(de)訪(fang)問、每(mei)一個(ge)信號的(de)翻轉(zhuan)差不(bu)多都(dou)由(you)軟件控(kong)制的(de)，如果軟件能減少外存的(de)訪(fang)問次數(shu)(多使(shi)用寄存器(qi)變量、多使(shi)用內部(bu)CACHE等)、及(ji)時(shi)響應(ying)中(zhong)斷(duan)(中(zhong)斷(duan)往往是低電平有(you)效并(bing)帶有(you)上拉電阻(zu))及(ji)其它(ta)爭對(dui)具體(ti)單板的(de)特定措施(shi)都(dou)將(jiang)對(dui)降低功耗作出很大的(de)貢獻(xian)。